PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-069522

(43)Date of publication of application: 11.03.1997

(51)Int.CI.

H01L 21/3205

H01L 21/304

(21)Application number: 07-224954

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

01.09.1995

(72)Inventor:


OKAMOTO SHIGERU

(54) FORMATION OF BURIED CONDUCTIVE LAYER

are removed by mechano chemical polishing.

(57) Abstract:

PROBLEM TO BE SOLVED: To increase the growth rate of Cu layer while improving step coverage at the time of forming a buried Cu layer in a recess. SOLUTION: A barrier metal layer 6 is formed in a recess 5 made in an insulation layer 4 and a thin seed layer 7 of Cu is formed thereon by coating the barrier metal layer 6 with independently diffused ultrafine particles of Cu. The surface of Cu is then reduced through oxygen reduction and the recess 5 is filled with a Cu layer 8 deposited by CVD. Finally, the unnecessary parts of barrier metal layer 6, thin seed layer 7 and Cu layer 8



LEGAL STATUS

[Date of request for examination]

11.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平9-69522

(43)公開日 平成9年(1997)3月11日

(51) Int.CL* H01L 2	:1/3205	識別配号	广内整理番号	ΡI			技術表示敵所
-	1/304	3 2 1		:	21/88 21/304	Ј 821 S	
					21/88	Q R	
	, 			由查司》	東臨宋 参	簡求項の数5 ○	L (全 8 頁)
(21)出職番号	物	夏平7-224954		(71)出廢人	000005	223	
(22)出頭日	· 平)	或7年(1995) 9 /	91 B			株式会社 泉川崎市中原区上小	田中4丁目1巻
				〈72〉発明都	(本岡) 川奈俳	支 泉川崎市中原区上小 株式会社内	田中1015番池

(54) 【発明の名称】 埋め込み導電層の形成方法


(57)【要約】

【課題】 埋め込み導電層の形成方法に関し、凹部内に 坦め込みC u 層を形成する際に、C u 層の成長速度を大 きくし、且つ、段差被覆性を改善する。

【解決手段】 絶縁屈4に設けた凹部5に形成したパリ ヤメタル層6上に、Cuの独立分散超微粒子を塗布して Cu薄膜からなるシード層?を形成したのち、水素還元 によってC u薄膜を表面を還元し、次いで、化学気相成 長法によってCu層8を維續させて凹部5を廻め込んだ のち、パリヤメタル層6、シード層7、及び、Cu層8 の不要部分を化学機械研究することによって除去する。

本発明の原理的構成の説明図

(74)代理人 非理士 柏谷 昭司 (外1名)



- 1: 半導体高級 2: 下地基級層
- 3: E:##
- 4:絶種層 5:凹部
- ちょパリセメタル事
- 7:シード層
- 8:Cu層

1

【特許請求の範囲】

【 請求項 1 】 ・ 能縁層に設けた凹部に形成したバリヤメタル層上に、 C u の独立分散超級粒子を塗布して C u 薄膜からなるシード層を形成したのち、 水素過元によって前記 C u 薄膜を表面を過元し、次いで、 化学気相成長法によって C u 層を堆積させて前記凹部を埋め込んだのち、 前記 バリヤメタル層、 前記シード層、 及び、 前記 C u 層の不要部分を化学機械研磨するととによって除去するととを特徴とする埋め込み漆電層の形成方法。

【請求項2】 絶縁層に設けた凹部に形成したパリヤメタル層上に、Auの独立分散超級粒子を塗布してAu薄膜からなるシード層を形成したのち、化学気相成長法によってCu層を維請させて前記凹部を埋め込み、次いで、前記パリヤメタル層、前記シード暑、及び、前記Cu層の不要部分を化学級減研磨するととによって除去するととを特徴とするยめ込み導管層の形成方法。

【請求項4】 絶縁層に設けた凹部に形成したバリヤメタル層上に、ターゲットと嫉処理基板との間隔が10 c 面以上のロングスロースバッタリング法を用いてC u 薄膜またはA u 薄膿からなるシード層を形成したのち、化学気組成長法によってC u 層を堆積させて凹部を埋め込み、次いで、飼記バリヤメタル層、前記シード層、及び、前記C u 層の不要部分を化学級械研磨することによって除去することを特徴とする坦め込み導電層の形成方法。

【譲求項5】 上記シード暑の厚さが、50~200人であることを特徴とする請求項1万至4のいずれか1項に記載の理め込み滞留屋の形成方法。

【発明の詳細な説明】

[0001]

【発明の屑する統衛分野】本発明は埋め込み導電層の形成方法に関するものであり、特に、エレクトロマイグレ 40 ーンョン耐性の高いCuを用いた埋め込み配線層の形成方法に関するものである。

[0002]

【従来の技術】近年、半導体装置の高集績化、或いは、高速化に伴って、信号遅延を低減するために配領層の低低抗化が要請されており、従来のAI配線圏に替わるものとしてAIより抵抗率が小さく、且つ、エレクトロマイグレーション耐性がAIの約2倍であるCuの使用が検討されている。

【0003】しかし、一般に微細な配線層を形成する場 50

合にはドライ・エッチングを施す必要があるが、Cuの場合にはCuのハロゲン化物の蒸気圧が低いため従来のRIE (反応性イオンエッチング) 法では低温において十分なエッチングレートが得られないという問題があり、また、異方性エッチングが困難であるという問題もあった。

【0004】このような問題を解決するために、セルフアライン技法を用いたダマシン(damascene) 法と呼ばれる方法が検討されている。このダマシン法とは、絶縁層に設けた配視パターンに沿った様、及び、コンタクトホールにCu層を指摘させたのち、上部の不要部分を化学機械研磨(Chemical Mechanical Polishing:CMP)によって除去することによって坦め込み導煙層を形成する方法である。

【0005】なお、この場合の構成いはコンタクトホール内にCuを堆積させる方法としては、股差被覆性(ステップ・カヴァレッジ)の優れているCVD(化学気相成長)法、或いは、股差被覆性の劣るスパッタリング法とその後のリフローの組合せが用いられており、特に、前者のCVD法は彼者のスパッタリング法に比べて段差被覆性に使れていることから、現在より機細化の進む将来の半導体整置のCu配線層の形成方法として期待されている。

【0006】また、ダマンン法でCu配線層を形成する場合には、CuはSiO,中を容易に並放しシリコン半 準体中で深い単位を形成して少数キャリアの寿命を縮めるので、Cuの拡散を防止するために、SiO,層とCu層の間にTiN層等のパリヤメタル層を介在させており、このTiN層等のパリヤメタル層の上に直接Cu層を成長させていた。

[0007]

【発明が解決しようとする課題】このようなTiN層等のバリヤメタル層上にCVD法によりCu層を成長させる場合、成長遠度が遅く、バリヤメタル圏によってはほとんど成長しないことがあり、また。平坦部では成長するようなバリヤメタル層を用いた場合にもコンタクトホール等の凹部内ではほとんどCu層が成長しないという現象も確認されている。

【0008】とれに対して、バリヤメタル層上にスパッタリング法によってCu幕線を成膜したのちに、CVD法によってCu層を成果させると成長速度は増加するが、配線形成用の滞またはコンタクトホールを埋め込む場合、通常のスパッタリング法ではカヴァレッジに限界があり、効果がそれ程期待できないものであった。【0009】したがって、本発明は、凹部内に埋め込みCu層を形成する際に、Cu層の成長速度を大きくし、且つ、股差被覆性を改善することを目的とする。

[0010]

【課題を解決するための手段】図1は本発明の原理的機

3

成の影明図であり、この図1を参照して本発明における 課題を解決するための手段を設明する。なお、図1にお ける符号1,2、3は夫々半導体基板、下地絶練層、及 び、配復層を表す。

【0011】図1参照

(1) 本発明は、埋め込み郷電圏の形成方法において、 ・ 紀練署4に設けた凹部5に形成したパリヤメタル署6上 に、Cuの独立分散超機粒子を塗布してCu薄膜からなるシード層7を形成したのち、水素還元によってCu薄膜を表面を還元し、次いで、化学気相成長法によってC 10 u層8を堆積させて凹部5を埋め込んだのち、パリヤメ タル署6、シード屋7、及び、Cu層8の不要部分を化 学権械研磨することによって除去することを特徴とする。

【0012】(2)また、本発明は、埋め込み導電圏の形成方法において、根縁層4に設けた凹部5に形成したパリヤメタル層6上に、Auの独立分散組織粒子を塗布してAu 障臓からなるシード圏7を形成したのち、化学気相成長法によってCu層8を堆積させて凹部5を坦め込み、次いで、パリヤメタル圏6、シード圏7、及び、Cu層8の不要部分を化学機械研磨することによって除去することを特徴とする。

【0013】(3)また、本発明は、埋め込み導電圏の形成方法において、機様層4に設けた凹部5に形成したパリヤメタル層6上に、コリメーションスパッタリング法を用いてCu薄膜またはAu薄膜からなるシード圏7を形成したのち、化学気相成長法によってCu層8を推満させて凹部5を埋め込み、次いで、パリヤメタル圏6、シード層7、及び、Cu層8の不要部分を化学機械研磨することによって除去することを特徴とする。

【0014】(4)また。本発明は、埋め込み等電層の形成方法において、絶縁層4に設けた凹部5に形成したパリヤメタル層6上に、ターゲットと接処理基板との間隔が10cm以上のロングスロースパッタリング法を用いてCu港膜またはAu薄膜からなるシード層7を形成したのち、化学気相成長法によってCu圏8を始積させて凹部5を埋め込み、次いで、パリヤメタル圏6、シード層7、及び、Cu圏8の不要部分を化学級被研磨することによって除去することを特徴とする。

【0015】(5)また、本発明は、上記(1)乃至(4)のいずれかにおいて、シード層7の厚さを50~200人にしたことを特徴とする。

【0016】との様なシード屋7は、所謂ルイス塩基 (Lewis base)として働いて電子供与体となり、CVD法におけるCuを含む前駆体(プリカーサ) に電子を放出して結合性軌道を形成する。

【0017】そして、プリカーサ側は所謂ルイス酸(Lewis acid)として働き電子受容体となり、反結合性軌道が生じてプリカーサの分子構造内の結合切断が起こり、その結果Cu層が折出する。

【0018】そして、このシード層7からの電子の供給が多いほど、即ち、シード層7の金属性が強い程、インキュベーションタイム(堆積工程の開始から実際に腱の堆積が始まるまでの遅延時間)が短かく、Cu層の成長速度が大きくなる。

【0019】本発明においては、このシード層?をCuの独立分散超微粒子を塗布して形成したCu薄膜、Auの独立分散超微粒子を塗布して形成したAu薄膜、或いは、コリメーションスパッタリング法を用いて形成したCu薄膜またはAu薄膜で構成することによって、通常のスパッタリング法を用いるよりも段章被覆性において優れており、配線層形成用の構成いはコンタクトホール等の凹部5内部にCu層8を再現性良く、且つ、大きな成長速度で形成することができる。

[0020]

【発明の真施の形態】本発明の第1の発明の真施の形態の製造工程を図2及び図3を参照して説明する。なお、本発明の真施に用いている各反応装置の内容積は40~80リットルである。

【0021】図2(a)參照

まず、6インチ(約15cm)の(100)面を主面とするシリコン芸飯11上に、下地船繰屑となるSiO。 層12及びW配線層13を介してブラズマCVD法を用いて600nmのSiO。層12を堆積させたのち、0、6μmの厚さのフォトレジストを壁布し、次いで、1線(365nm)を用いて舊光・パターニングして形成したフォトレジストパターンをマスクとしてエッチングすることによって幅0、5μmで、深さ1μmのアスペクト比が2のコンタクトホール15をW配線層13に達するように形成する。

【0022】なお、この場合のSIO、屋12は、TEOS (Tetra-Ethyl-Ortho-Silicate) - SiO、屋、SOG (Spin-on Glass) 屋、酸いは、PSG (Phospho-Silicate Glass) 歴を用いても良いし、または、シリコン芸板11の表面を熱酸化して形成しても良い。

【0023】また、配線層はW配線層は限られるものではなく、AI、或いは、TiNを用いても良いものであり、さらに、TiN/W/TiN、或いは、TiN/AI/TiNからなる3層構造配線層を用いても良いものである。

【0024】図2(b)参照

次いで、TrC1, を10~20sccm、好適には10sccm、Heを40~80sccm、好適には50sccm、メチルヒドラジンを0.4~0.8sccm、好適には0.7sccm、及び、NH, を400~800sccm。好適には500sccm流し、成長室50の圧力を50~200mTorr、好適には100mT

orrとし、芸板温度を500~600℃、好適には6 00℃で90秒程度堆積させることによって100~5 00A、好適には500Aのパリヤメタル圏としてのC VD-T:N層16を堆積する。

【0025】なお、CVD-TiN層16は、スパッタ リング法によるPVD-TiN層に置き換えても良く。 段差被理性の点でCVD-TIN層16に劣るものの、 バリヤ特性はCVD-TiN層16より使れている。 【0026】图2(c)参照

次いで、キレシン系溶剤に独立分散したCu超微粒子を 10 スピンコーターを用いて釜布してコンタクトホール15 の内部に厚さ50~200人、好速には100人の均一 なCu超機粒子盤布膜を形成したのち、250~300 でで10~15分、好適には300℃で15分間加熱処 選を行ってCu薄膜17を形成する。

【0027】なお、この場合の超級粒子とは、直径が5 0~200A、好適には約100Aの微粒子を意味し、 超激粒子の直径に応じてシード層となるC u 障職 1 7の 厚さが変化する。

【0028】図3 (d) 参照

次いで、日、を500sccm流して1Torrにした 水素雰囲気中において、350~400℃で3~4分、 好適には400°Cで3分間加熱処理することによって、 酸化されているCu薄膜17の衰菌を還元してCu薄膜 18を形成する。なお、このCu薄膜18はCVD-C u層を形成する際に、プリカーサに対して電子を供給す るシード層として機能する。

【0029】図3 (e)参照

次いで、Cu薄購18を形成したシリコン基板11を大 気に晒すことなく、キャリアガスとしてのH、の流量を 100~1000sccm、好適には500sccmと してヘキザフルオロアセチルアセトネイトトリメチルビ ニルシラン銅(hexafluoroacetylac etonate-trimetylvinylsila neCu: Cu (hfac) TMVS) &0. 1~1. 08/分、好適には0.38/分供給し、基板温度を1 20~220℃、好適には160℃とし、成長室の圧力 - を100~500mTorr, 好適には200mTor. rにしたCVD法によって20分程度CVD~Cu座1 9を維備させることによってコンタクトホール 15を担 40 める.

【0030】図3(f)参照

次いで、スラリーとしてアルミナ粉末をベースとした化 学権械研磨法を用い、200~3008/cm'、好速 には250g/cm⁴ の研磨圧力で、回転数50~10 ①回転/分(rpm)、好適には50回転/分で、1~ 2分研磨して、CVD-Cu層19乃至TıN層16の 不要郎分、即ち、SiO。層14に設けたコンタクトホ ール15の高さ以上に堆積したCVD-Cu層19万至 0を形成する。

【0031】との第1の実施の彩度によれば、シード屋 を溶剤に独立分散させたCu超版粒子を塗布するととに よって形成しているため、コンタクトホール15内部を 均一な厚さのCu薄膜18で被覆することができ、CV D-Cu居19の成長を再現性良く行うことができる。 【0032】また、CVD-Cu屋19をパターニング する必要がないので、選択性を有する適当なエッチング ガスの存在しないCuを用いた場合にも、微細加工に何 ちの問題も生ずることがない。

【0033】次に、図4及び図5を参照して本発明の第 2の発明の実施の形態の製造工程を説明する。

図4 (a)及び(b)参照

先ず、第1の発明の真施の形態と同様に、シリコン基板 11上に下地絶縁屋となるSiO,層12及びW配線屋 13を介して維積させた厚さ600 n mのS 10. 層 1 4に幅が0.5μmで、深さが1μmのコンタクトホー ル15をW配線層13に達するように形成したのち、C VD法或いはスパッタリング法によってパリヤメタル層 としてT:N層16を100~500A、好適には50 0 A能請させる。

【0034】図4 (c)参照

次いで、キレシン系控剤に独立分散したAu超微粒子を 塗布してコンタクトホール 15の内部に厚さ50~20 OA. 好適には100Aの均一なAu超級粒子塗布膜を 形成したのち、250~300℃で10~15分、好適 には300℃で15分間加熱処理を行ってAu蘇膜21 を形成する。なお、この場合のAu超微粒子も、直径が 50~200人、好適には約100人の機粒子を意味 し、また、このAu薄膜21はCVD-Cu層を形成す る際に、プリカーサに対して電子を供給するシード層と して機能する。

【0035】図5 (d)参照

次いで、キャリアガスとしての日、の流量を100~1 000sccm、好適には500sccmとしてCu (hfac) TMVSを0.1~1.0g/分. 好適に は0.3g/分供給し、基板温度を120~220℃、 好適には1-6-0-Cとし、成長室の圧力を1-0-0~5-0-0 mTorr、好適には200mTorrにしたCVD法 によって20分程度CVD-Cu厘19を堆積させるこ とによってコンタクトホール15を埋める。

【0038】図5 (e)参照

次いで、スラリーとしてアルミナ粉末をベースとした化 学権械研磨法を用い、200~3008/cmi. 好適 には250g/cm'の研磨圧力で、回転数50~10 ①回転/分(rpm)、好適には50回転/分で、1~ 2分研磨して、CVD-Cu層19乃至T:N層16の 不要部分、即ち、SiO。層14に設けたコンタクトホ ール15の高さ以上に堆積したCVD-Cu屋19乃至 TiN屈16を除去して埋め込みCuコンタクト電極2 50 TiN屈16を除去して埋め込みCuコンタクト電極2

9

F層を形成することができ、低抵抗のCu坦め込み配線 層成いはCuコンタクト電極を設けた半導体装置の信頼 性を高め、且つ、スループットを向上することができ る。

【図面の簡単な説明】

【図1】本発明の原理的構成の説明図である。

【図2】本発明の第1の実絡の形態の途中までの製造工程の説明図である。

【図3】本発明の第1の実施の形態の図2以降の製造工程の説明図である。

【図4】 本発明の第2の実施の形態の途中までの製造工程の説明図である。

【図5】本発明の第2の実緒の形態の図4以降の製造工程の説明図である。

【図6】 本発明の第3の実施の形態の途中までの製造工程の説明図である。

【図7】本発明の第3の実施の形態の図6以降の製造工程の影明図である。

【符号の説明】

1 半導体基板

* 2 下地稻绿层

3 配線層

4. 維縁層

5 凹部

6 パリヤメタル圏

7 シード層

8 Cu屋

11 シリコン基板

12 S10, 图

10 13 V配線層

14 SiO. 層

15 コンタクトホール

16 T₁N膜

17 Cu薄膜

18 Cu薄膜

19 CVD-Cu厘

20 Сиコンタクト電極

21 Au薄膜


22 配線層用港


*20 23 Cu组动込み配線層

[図1]


[図2]

【図3】










[図7]



11:09コン基級 12:SiO₂ 原 13:W記報題 18: Gu 頭線 19: CYD-Cu局 22: 配線場用網

14:5 TU2度 16:TIN原 22:配御場外間 23:Cu地の込み配練層